پروژه طراحی سریع یک سیستم پردازش تصویر با FPGA

در این مقاله آموزشی قصد داریم سیستمی طراحی کنیم که ضمن استفاده از FPGA به عنوان ابزار قدرتمند پیاده سازی سخت افزاری، از پیچیدگیهای طراحی با زبان های برنامه نویسی سخت افزاری مانند VHDL و Verilog اجتناب کرده و با استفاده از زبان برنامه نویسی C بتوان الگوریتم های پردازش تصویر را پیاده سازی و اجرا نمود.

سیستم مورد نظر برای FPGAهای شرکت ALTERA و با استفاده از نرم افزار QUARTUS طراحی شده و به نام NiosII معروف است. این سیستم دارای یک پردازنده NiosII، حافظه جانبی از نوع RAM برای قرار گرفتن برنامه C و متغیرهای مورد استفاده در برنامه، امکان ارتباط با حافظه FLASH برای ذخیره برنامه FPGA، امکان ارتباط با ماژول پردازش تصویر(دوربین، LCD گرافیکی و حافظه SD/MMC) از طریق پورت های ورودی خروجی، امکان ارتباط با پورت JTAG برای اجرای برنامه C و Debug کردن برنامه و PLL برای ساخت فرکانس مورد نیاز سیستم NiosII می باشد.

در زیر مراحل کار نشان داده می شود:

1- ابتدا یک پروژه جدید در Quartus ایجاد کرده و یک فایل شماتیک به آن اضافه کنید:

2- سپس برای طراحی سیستم NiosII، از ابزار SOPC BUILDER در منوی TOOLS استفاده کنید(شکل زیر نمونه ای از سیستم طراحی شده را نشان می دهد):

3- پس از Generate کردن سیستم طراحی شده، به محیط شماتیک بازگشته و با استفاده از ابزار symbol tool و از منوی project ایجادشده در بخش libraries آن، سمبل سیستم ساخته شده را به فایل طراحی اضافه و با افزودن پورت های مربوطه و تکمیل فایل طراحی، آن را کامپایل کرده و بدین ترتیب فایل sof. لازم برای برنامه ریزی FPGA ساخته می شود(مطابق شکل زیر):

4- پس از برنامه ریزی FPGA، حالا سیستمی در اختیار دارید با یک پروسسور مجازی که عملکرد آن را می توانید با برنامه نویسی C مانند سایر میکروپروسسورهای سخت افزاری، و با استفاده از کامپایلر Eclipse که یک کامپایلر زبان C می باشد، برنامه نویسی کنید. حتی می توانید از سایر برنامه های زبان C که برای میکروپروسسورهای سخت افزاری نوشته شده با اندکی تغییر به سادگی استفاده نمایید. بدین ترتیب با این روش دیگر نیازی به درگیرشدن با روش های طراحی سخت افزاری FPGA که دارای پیچیدگی های اجتناب ناپذیر می باشد، نبوده و طراحی سیستم به راحتی امکان پذیر خواهد بود.

شکل زیر نمونه ای از پروژه پیاده سازی شده در برد آموزشی FPGA CycloneIII به همراه ماژول پردازش تصویر1 را نشان می دهد:

فایل های ایجادشده توسط ابزار SOPC BIULDER و فایل موردنیاز برای اجرای پروژه در FPGA را می توانید از اینجا دانلود نمائید(دقت شود که این فایل برای تراشه FPGA مدل EP3C5E144C8N از خانواده CycloneIII قابل استفاده خواهد بود).

نظر

افزودن جدید

جستجو